当一切的程序编辑成功之后，咱们就可以将程序经过串口下发至PLC中，组合 逻辑程序调试可以用触摸屏软件在线模拟，监控输入输入和计数器、定时器的变量值。
怎样设计计数器?
1、首先找到一块74LS195芯片，将其J、K输入端连接到一起，将R、LOAD端连接高电平，将CP端连接脉冲信号，再将输出端从左到右、从上到下编号为Q0、Q1、Q2、Q3，如图所示。
2、运用上面告诉大家的公式算出i=3，所以将Q2和Q3连接与非门反馈至J、K输入端，如图所示。
3、至此，模7计数器（分频器）的设计就完成了，大家可以将计数器（分频器）的输出端连接至逻辑分析仪来观察输出端的波形，这里不再做详细说明。
扩展资料：
在数字系统中，对脉冲的个数进行计数、以实现数字测量、运算和控制的数字部件，称为计数器。
计数器主要由触发器构成。若按触发器的翻转的次序来分类，可以把计数器分为同步式和异步式。在同步计数器中，当计数脉冲输入时所有触发器是同时翻转的；而在异步计数器中，各级触发器则不是同时翻转的。
若按计数过程中计数器中数字的增减来分类，可以分为加法计数器，减法计数器和可逆计数器（亦称加减计数器）。加法计数器是随着计数脉冲的不断输入而递增计数的；减法计数器是随着计数脉冲的不断输入而递减计数的；可增可减的称可逆计数器。
计数器是一种逻辑元件，在一事件发出时，可使所存储数据增加“1”或一个常数。从某种意义上说，计数器也是一个寄存器。
它能“记住”送到其输入端的脉冲数目。计数器对计算机来说是很重要的，例如在控制器中要对程序中的指令地址进行计数，以便在执行完一条指令后，按新的地址转入下一条指令。计数器由一定数量的触发器和门电路组成，现在一般都采用集成电路。
用汇编语言写一个单片机定时器/计数器的程序
1.以查询方式工作，每计满100个脉冲，则取反P1.0口线状态。
1
数字电路的计数器设计？计数器是一种能够记录脉冲数目的装置，是数字电路中最常用的逻辑部件。 计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。 计数器由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成。 计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数。 计数器按进位制不同，分为二进制计数器和十进制计数器;按运算功能不同，分为加法计数器、减法计数器和可逆计数器。 下面我们以T触发器构成二进制加法、减法计数器为例介绍计数器的原理。 2.计数器原理—加法计数器用T触发器构成二进制加法计数器，如下图所示。 3位二进制加法器如上图所示，是由3个下降沿触发的T触发器组成的3位二进制异步加法器，图中各个触发器的J、K输入端的输入信号均为1，主要由脉冲信号控制其输出信号，计数器从Q2 Q1 Q0 =000状态开始计数。 Q0、Q1、Q2的工作波形，如下图所示，即在计数输入脉冲CP的下降的触发下，触发器FF0的输出Q0要翻转。 0变为1或1变为0。 由于CP1取自Q0，所以在Q0的下降沿触发下，FF1的输出Q1要翻转。 同理，由于CP2=Q1，所以在Q1的下降沿触发下，FF2的输出Q2要翻转。 若用上升沿触发的T′触发器同样可以组成异步二进制加法计数器，但每一级触发器的进位脉冲应改为Qˉ端输出。 原因很简单，当低位触发器输出端Q端由1变为0时，Qˉ端的上升沿正好可以作为高位的触发脉冲。 3.计数器原理—减法计数器如果将T′触发器之间按二进制减法规则连接，就可以得到二进制减法计数器。 根据二进制减法计数规则。 若低位触发器已经为0，则再输入一个减法计数脉冲后应翻转为1，同时向高位发出借位信号，使高位翻转。 3位二进制减法器上图就是按上述规则接成的3位二进制减法计数器。 图中采用上升动作的D触发器接成的T′触发器，其中所有D触发器的D= Qˉ即成为T′触发器。 它的时序图如下图所示 |
本文原创来源：电气TV网，欢迎收藏本网址，收藏不迷路哦！
添加新评论